今までFPGAからVGA出力する時 HSYNCやVSYNCのタイミングは適当にしていたが規格で決まっている様なのでメモしておく。
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。