SystemCライブラリのコードにオーバーフロー/アンダーフローを検出する機構を考えてた時に Twitter上でGDBでできると教えてもらったのでやってみた。 始めはGDB+Pythonを使おうかと思ったけどGDBコマンドでそれっぽくできた。

今までFPGAからVGA出力する時 HSYNCやVSYNCのタイミングは適当にしていたが規格で決まっている様なのでメモしておく。